现代CMOS工艺是制造高性能电子器件的关键步骤。从选择衬底到最后的钝化层制作，每个步骤都对最终产品的性能和可靠性起着至关重要的作用。本文将详细介绍CMOS工艺的基本流程，包括衬底选择、隔离浅槽制作、N-阱和P-阱制作、Poly Gate制作、衔接注入、接触孔制作、第一层互连、通孔制作、第二层互连和钝化层制作等。通过了解这些步骤，我们可以更好地理解现代电子器件的制造过程。

现代CMOS工艺基本流程

（1）选择衬底：

晶圆的选择需要考虑三个参数：掺杂类型（N或P）、电阻率（掺杂浓度）、晶向。这里选择P型高掺杂的Si晶圆（Silicon Substrate P+）、低掺杂的Si外延层（Silicon Epi Layer P-）。

（2）隔离浅槽（Shallow Trench Isolation，简称STI）制作：

①热氧化：形成一个SiO2薄层，厚度约20nm，高温水蒸气或氧气气氛生长，用于缓解后续步骤形成的Si3N4对Si衬底造成的应力。

②Si3N4沉积：厚度约250nm，化学气相沉积（CVD），作为后续STI刻蚀的硬掩膜和CMP的停止层。

③STI光刻：光刻胶厚度约0.5-1.0μm，匀胶、曝光、效应，用于隔离浅槽（Shallow Trench Isolation，简称STI）图形定义。

④STI hard mask刻蚀：Si3N4+SiO2刻蚀，基于氟基气体的反应离子刻蚀（Reactive Ion Etch，简称RIE），将光刻胶图形转移到硬掩膜上，相比PR CD lost小，侧壁角度陡。

⑤隔离浅槽刻蚀：基于氟基气体的反应离子刻蚀，定义晶体管的有源区。

⑥除去STI光刻的光刻胶：氧等离子体去胶，把光刻胶成分氧化为气体。

⑦STI槽填充：SiO2沉积，用氧化物填充隔离浅槽，厚度约0.5-1.0μm，厚度和浅槽深度及几何形状有关，化学气相沉积（CVD）。

⑧STI填充后抛光：化学机械抛光（CMP）除去表面的氧化层，到氮化硅层为止。

⑨除去氮化硅抛光停止层：热磷酸（H3PO4）湿法腐蚀，约180℃。

（3）N-阱和P-阱制作：

①N-well离子注入光刻：光刻胶厚度比较厚，用于阻挡离子注入，用于N-阱的定义（retrograde well）。

②N-阱离子注入：高能磷离子（phosphorous（-）ions）注入，形成局部N型区域，用于制造PMOS管。

③除去光刻胶。

④P-well离子注入光刻：光刻胶厚度比较厚，用于阻挡离子注入，用于P-阱的定义。

⑤P-阱离子注入：高能硼离子（boron（+）ions）注入，形成局部P型区域，用于制造NMOS管。

⑥除去光刻胶。

⑦退火：在600-1000℃的H2环境中加热，修复离子注入造成的Si表面晶体损伤，注入杂质的电激活，同时会造成杂质的进一步扩散，快速加热工艺（Rapid Thermal Processing，简称RTP）可以减少杂质的扩散。



（4）Poly Gate制作：

①牺牲氧化层（Sacrificial Oxide）生长，厚度约25nm，用来捕获Si表面的缺陷。

②除去牺牲氧化层，HF溶液湿法腐蚀，剩下洁净的Si表面。

③栅氧化层（Gate Oxide）生长，工艺中最关键的一步，厚度2-10nm，要求非常洁净，厚度精确（±1Å），用作晶体管的栅绝缘层。

④多晶硅沉积，厚度约150-300nm，化学气相沉积。

⑤Poly Gate光刻，工艺中最关键的图形转移步骤，栅长（Channel Length）的精确性是晶体管开关速度的首要决定因素，使用最先进的曝光技术--深紫外光（DUV），光刻胶厚度比其他步骤薄。

⑥多晶硅刻蚀，基于氟的反应离子刻蚀（RIE），必须精确的从光刻胶得到多晶硅的形状（Poly Gate Electrode）。

⑦除去光刻胶。

（5）衔接注入：

①多晶硅氧化，在多晶硅表面生长薄氧化层（Poly Re-oxidation），用于缓冲隔离多晶硅和后续步骤形成的Si3N4。

②光刻，用于控制NMOS管的衔接注入。

③NMOS管衔接注入，低能量、浅深度、低掺杂的砷离子（Arsenic（-）Ions）注入，衔接注入用于削弱栅区的热载流子效应。

④除去光刻胶。

⑤光刻，用于控制PMOS管的衔接注入。

⑥PMOS管衔接注入，低能量、浅深度、低掺杂的BF2+离子注入，衔接注入用于削弱栅区的热载流子效应。

⑦除去光刻胶。

（6）源/漏极离子注入：

①Si3N4沉积，厚度约120-180nm，CVD。

②Si3N4刻蚀，水平表面的薄层Si3N4被刻蚀，留下隔离侧墙（Spacer Sidewall），侧墙精确定位晶体管源区和漏区的离子注入，RIE。

③光刻，用于控制NMOS管的源/漏区注入。

④NMOS管源/漏注入，浅深度、重掺杂的砷离子注入，形成重掺杂的源/漏区，隔离侧墙（Spacer Sidewall）阻挡了栅区附近的注入。

⑤除去光刻胶。

⑥光刻，用于控制PMOS管的源/漏区注入。

⑦PMOS管源/漏区注入，浅深度、重掺杂的BF2+离子注入，形成了重掺杂的源/漏区，隔离侧墙（Spacer Sidewall）阻挡了栅区附近的注入。

⑧除去光刻胶。

⑨退火，源/漏区杂质横向扩散在隔离侧墙下形成Lightly Doped “Tips”（Halo），用RTP工艺，消除杂质在源/漏区的迁移。

（7）接触孔制作：

①除去表面氧化物，在HF溶液中快速浸泡，使栅、源、漏区的Si暴露出来。

②Ti沉积，厚度20-40nm，溅射工艺，Ti沉积在整个晶圆表面。

③TiSi2形成，RTP工艺，N2气氛，800℃，在Ti和Si接触的区域形成TiSi2（Titanium Silicide），其他区域的Ti没有变化，称为自对准硅化物工艺（Salicide）。

④Ti刻蚀，NH4OH+H2O2湿法腐蚀，未参加反应的Ti被刻蚀，TiSi2保留下来，形成Si和金属之间的欧姆接触。

⑤硼磷硅玻璃（BPSG）沉积，CVD，厚度约1μm，SiO2并掺杂少量硼和磷，改善薄膜的流动性和禁锢污染物的性能，这一绝缘隔离器件和第一金属。

⑥BPSG抛光，CMP，在BPSG上获得一个光滑的表面。

⑦接触孔光刻，用于定义接触孔（Contacts），这是一个关键的光刻步骤。

⑧接触孔刻蚀，基于氟的RIE，获得垂直的侧墙，提供金属和底层器件的连接。

⑨除去光刻胶。

⑩TiN沉积（Titanium Nitride），厚度约20nm，溅射工艺，有助于后续的钨层附着在氧化层上。

⑩①钨沉积，CVD，厚度不少于接触孔直径的一半，填充接触孔。

⑩②钨抛光，CMP，除去表面的钨和TiN，留下钨塞填充接触孔（W Contact Plug）。

（8）第一层互连（Metal1）制作：

①第一层金属（Metal1）沉积，实际上由多个不同的层组成，由下向上依次为Ti（electromigration shunt，200Å）+TiN（diffusion barrier，500Å）+Al-Cu（main conductor，5000Å）+TiN（antireflective coating，500Å），溅射工艺。

②Metal1光刻，用于定义Metal1互连。

③Metal1刻蚀，基于氯的RIE，由于Metal1由多层金属组成，所以需要多个刻蚀步骤。

④除去光刻胶。

（9）通孔（Vias）制作：

①金属间绝缘体（IMD）沉积，未掺杂的SiO2（USG），连续的CVD和刻蚀工艺，厚度约1μm，填充在金属线之间，提供金属层之间的绝缘隔离。

②IMD抛光，CMP。

③光刻，用于定义通孔（Vias）。

④通孔刻蚀，基于氟的RIE，获得垂直的侧墙，提供金属层之间的连接。

⑤除去光刻胶。

⑥TiN和钨沉积（W Via Plug），方法和原理同（7）接触孔（W Contact Plug）。

⑦钨和TiN抛光，方法和原理同（7）接触孔。

（10）第二层互连（Metal2）制作：

①Metal2沉积，类似于Metal1，厚度和宽度增加，连接更长的距离，承载更大的电流。②光刻，相邻的金属层连线方向垂直，减小层间的感应耦合。

③Metal2刻蚀，类似于Metal1。

④除去光刻胶。

（11）钝化层（Passivation）制作：

①钝化层（Passivation）沉积，多种可选的钝化层，Si3N4、SiO2、聚酰亚胺等，保护电路免受刮擦、污染、受潮等。

②钝化层成形，压焊点打开，提供外界对芯片的电接触。

（12）完成。


现代CMOS工艺是实现高性能电子器件的关键。每个步骤都需要高度精确和复杂的工艺控制，以确保器件的性能和可靠性。通过不断的技术创新和工艺改进，我们能够打造出越来越先进的电子产品。相信随着技术的发展，CMOS工艺将继续推动电子行业向前发展，为我们的生活带来更多便利和创新。

 

本文转自“互联网”，本着传播知识、有益学习和研究的目的进行的转载，为网友免费提供，并以尽力标明作者与出处，如有著作权人或出版方提出异议，本站将立即删除。如果您对文章转载有任何疑问请告之我们，以便我们及时纠正。联系方式：021-22818476